Evaluation of Stencil Based Algorithm Parallelization over System-on-Chip FPGA Using a High Level Synthesis Tool
- Autores:
-
Castano-Londono L.
Alzate Anzola C.
Marquez-Viloria D.
Gallo G.
Osorio G.
- Tipo de recurso:
- Fecha de publicación:
- 2019
- Institución:
- Instituto Tecnológico Metropolitano
- Repositorio:
- Repositorio ITM
- Idioma:
- OAI Identifier:
- oai:repositorio.itm.edu.co:20.500.12622/3219
- Acceso en línea:
- http://hdl.handle.net/20.500.12622/3219
- Palabra clave:
- Rights
- License
- http://purl.org/coar/access_right/c_14cb