Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios...
- Autores:
-
Eslava Garzón, Johan Sebastián
González Díaz, Héctor Andrés
- Tipo de recurso:
- Article of journal
- Fecha de publicación:
- 2013
- Institución:
- Universidad de San Buenaventura
- Repositorio:
- Repositorio USB
- Idioma:
- spa
- OAI Identifier:
- oai:bibliotecadigital.usb.edu.co:10819/28610
- Acceso en línea:
- https://hdl.handle.net/10819/28610
https://doi.org/10.21500/01247492.1288
- Palabra clave:
- Rights
- openAccess
- License
- Ingenium - 2015
| id |
SANBUENAV2_9ca70e858874c1093a1f6451c8502038 |
|---|---|
| oai_identifier_str |
oai:bibliotecadigital.usb.edu.co:10819/28610 |
| network_acronym_str |
SANBUENAV2 |
| network_name_str |
Repositorio USB |
| repository_id_str |
|
| spelling |
Eslava Garzón, Johan SebastiánGonzález Díaz, Héctor Andrés2013-06-17T00:00:00Z2025-08-22T14:06:07Z2013-06-17T00:00:00Z2025-08-22T14:06:07Z2013-06-17Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware.application/pdf10.21500/01247492.12880124-7492https://hdl.handle.net/10819/28610https://doi.org/10.21500/01247492.1288spaUniversidad San Buenaventura - USB (Colombia)https://revistas.usb.edu.co/index.php/Ingenium/article/download/1288/1079Núm. 26 , Año 2012 : INGENIUM1452612613IngeniumIngenium - 2015info:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2https://creativecommons.org/licenses/by-nc-sa/4.0/https://revistas.usb.edu.co/index.php/Ingenium/article/view/1288Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.Artículo de revistahttp://purl.org/coar/resource_type/c_6501http://purl.org/coar/resource_type/c_2df8fbb1http://purl.org/coar/version/c_970fb48d4fbd8a85Textinfo:eu-repo/semantics/articleJournal articleinfo:eu-repo/semantics/publishedVersionPublicationOREORE.xmltext/xml2823https://bibliotecadigital.usb.edu.co/bitstreams/f152edd3-7abc-46f2-8929-2c31df37cedc/download7f43ed4ecf2b2e386870a9939a8d8d83MD5110819/28610oai:bibliotecadigital.usb.edu.co:10819/286102025-08-22 09:06:07.28https://creativecommons.org/licenses/by-nc-sa/4.0/https://bibliotecadigital.usb.edu.coRepositorio Institucional Universidad de San Buenaventura Colombiabdigital@metabiblioteca.com |
| dc.title.spa.fl_str_mv |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| dc.title.translated.eng.fl_str_mv |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| spellingShingle |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title_short |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title_full |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title_fullStr |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title_full_unstemmed |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| title_sort |
Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. |
| dc.creator.fl_str_mv |
Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés |
| dc.contributor.author.spa.fl_str_mv |
Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés |
| description |
Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware. |
| publishDate |
2013 |
| dc.date.accessioned.none.fl_str_mv |
2013-06-17T00:00:00Z 2025-08-22T14:06:07Z |
| dc.date.available.none.fl_str_mv |
2013-06-17T00:00:00Z 2025-08-22T14:06:07Z |
| dc.date.issued.none.fl_str_mv |
2013-06-17 |
| dc.type.spa.fl_str_mv |
Artículo de revista |
| dc.type.coar.fl_str_mv |
http://purl.org/coar/resource_type/c_2df8fbb1 |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_6501 |
| dc.type.coarversion.spa.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| dc.type.content.spa.fl_str_mv |
Text |
| dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/article |
| dc.type.local.eng.fl_str_mv |
Journal article |
| dc.type.version.spa.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| format |
http://purl.org/coar/resource_type/c_6501 |
| status_str |
publishedVersion |
| dc.identifier.doi.none.fl_str_mv |
10.21500/01247492.1288 |
| dc.identifier.issn.none.fl_str_mv |
0124-7492 |
| dc.identifier.uri.none.fl_str_mv |
https://hdl.handle.net/10819/28610 |
| dc.identifier.url.none.fl_str_mv |
https://doi.org/10.21500/01247492.1288 |
| identifier_str_mv |
10.21500/01247492.1288 0124-7492 |
| url |
https://hdl.handle.net/10819/28610 https://doi.org/10.21500/01247492.1288 |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.relation.bitstream.none.fl_str_mv |
https://revistas.usb.edu.co/index.php/Ingenium/article/download/1288/1079 |
| dc.relation.citationedition.spa.fl_str_mv |
Núm. 26 , Año 2012 : INGENIUM |
| dc.relation.citationendpage.none.fl_str_mv |
145 |
| dc.relation.citationissue.spa.fl_str_mv |
26 |
| dc.relation.citationstartpage.none.fl_str_mv |
126 |
| dc.relation.citationvolume.spa.fl_str_mv |
13 |
| dc.relation.ispartofjournal.spa.fl_str_mv |
Ingenium |
| dc.rights.spa.fl_str_mv |
Ingenium - 2015 |
| dc.rights.accessrights.spa.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| dc.rights.uri.spa.fl_str_mv |
https://creativecommons.org/licenses/by-nc-sa/4.0/ |
| rights_invalid_str_mv |
Ingenium - 2015 http://purl.org/coar/access_right/c_abf2 https://creativecommons.org/licenses/by-nc-sa/4.0/ |
| eu_rights_str_mv |
openAccess |
| dc.format.mimetype.spa.fl_str_mv |
application/pdf |
| dc.publisher.spa.fl_str_mv |
Universidad San Buenaventura - USB (Colombia) |
| dc.source.spa.fl_str_mv |
https://revistas.usb.edu.co/index.php/Ingenium/article/view/1288 |
| institution |
Universidad de San Buenaventura |
| bitstream.url.fl_str_mv |
https://bibliotecadigital.usb.edu.co/bitstreams/f152edd3-7abc-46f2-8929-2c31df37cedc/download |
| bitstream.checksum.fl_str_mv |
7f43ed4ecf2b2e386870a9939a8d8d83 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 |
| repository.name.fl_str_mv |
Repositorio Institucional Universidad de San Buenaventura Colombia |
| repository.mail.fl_str_mv |
bdigital@metabiblioteca.com |
| _version_ |
1851053506534834176 |