Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel
Una de las herramientas utilizadas para el desarrollo de sistemas basados en FPGA es el Vivado HLS, con la cual se realiza parte del diseño con un lenguaje de alto nivel. En este trabajo se implementa un programa que permite realizar la FFT en Vivado HLS. Para esto se realiza un código en C++ para o...
- Autores:
-
Marzán Arcila, Mauricio
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2018
- Institución:
- Instituto Tecnológico Metropolitano
- Repositorio:
- Repositorio ITM
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.itm.edu.co:20.500.12622/6301
- Acceso en línea:
- http://hdl.handle.net/20.500.12622/6301
- Palabra clave:
- FPGA, FFT, Vivado HLS, ZedBoard, C/C++
FPGA, FFT, Vivado HLS, ZedBoard, C/C++
Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuencia
- Rights
- License
- Acceso abierto