Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel
Una de las herramientas utilizadas para el desarrollo de sistemas basados en FPGA es el Vivado HLS, con la cual se realiza parte del diseño con un lenguaje de alto nivel. En este trabajo se implementa un programa que permite realizar la FFT en Vivado HLS. Para esto se realiza un código en C++ para o...
- Autores:
-
Marzán Arcila, Mauricio
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2018
- Institución:
- Instituto Tecnológico Metropolitano
- Repositorio:
- Repositorio ITM
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.itm.edu.co:20.500.12622/6301
- Acceso en línea:
- http://hdl.handle.net/20.500.12622/6301
- Palabra clave:
- FPGA, FFT, Vivado HLS, ZedBoard, C/C++
FPGA, FFT, Vivado HLS, ZedBoard, C/C++
Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuencia
- Rights
- License
- Acceso abierto
| id |
RepoITM2_33a412f78cd353e9fd5953922d9054be |
|---|---|
| oai_identifier_str |
oai:repositorio.itm.edu.co:20.500.12622/6301 |
| network_acronym_str |
RepoITM2 |
| network_name_str |
Repositorio ITM |
| repository_id_str |
|
| dc.title.spa.fl_str_mv |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| dc.title.translated.spa.fl_str_mv |
Evaluation of a model for FFT implementation on FPGA using a high-level synthesis tool |
| title |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| spellingShingle |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel FPGA, FFT, Vivado HLS, ZedBoard, C/C++ FPGA, FFT, Vivado HLS, ZedBoard, C/C++ Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuencia |
| title_short |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| title_full |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| title_fullStr |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| title_full_unstemmed |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| title_sort |
Evaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivel |
| dc.creator.fl_str_mv |
Marzán Arcila, Mauricio |
| dc.contributor.advisor.none.fl_str_mv |
Castaño Londoño, Luis Fernando |
| dc.contributor.author.none.fl_str_mv |
Marzán Arcila, Mauricio |
| dc.subject.spa.fl_str_mv |
FPGA, FFT, Vivado HLS, ZedBoard, C/C++ |
| topic |
FPGA, FFT, Vivado HLS, ZedBoard, C/C++ FPGA, FFT, Vivado HLS, ZedBoard, C/C++ Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuencia |
| dc.subject.keywords.spa.fl_str_mv |
FPGA, FFT, Vivado HLS, ZedBoard, C/C++ |
| dc.subject.lemb.spa.fl_str_mv |
Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuencia |
| description |
Una de las herramientas utilizadas para el desarrollo de sistemas basados en FPGA es el Vivado HLS, con la cual se realiza parte del diseño con un lenguaje de alto nivel. En este trabajo se implementa un programa que permite realizar la FFT en Vivado HLS. Para esto se realiza un código en C++ para obtener como resultado la FFT de una señal de entrada. Se realizan simulaciones con diferentes señales para verificar que se logra la identificación de cada una de las frecuencias incluidas en ella. Al momento de la generación del Bitstream no se puede completar la implementación hardware debido a un error en uno de los módulos. Un aspecto de mejora para trabajo futuro es la corrección de este inconveniente para completar la implementación. Vivado HLS resulta ser una gran herramienta a la hora de programar un FPGA ya que evita utilizar el lenguaje de descripción de hardware el cual puede tardar mucho tiempo su implementación. |
| publishDate |
2018 |
| dc.date.issued.none.fl_str_mv |
2018 |
| dc.date.accessioned.none.fl_str_mv |
2024-01-16T15:38:36Z |
| dc.date.available.none.fl_str_mv |
2024-01-16T15:38:36Z |
| dc.type.local.spa.fl_str_mv |
Trabajo de grado de pregrado |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/20.500.12622/6301 |
| dc.identifier.instname.spa.fl_str_mv |
instname:Instituto Tecnológico Metropolitano |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional Instituto Tecnológico Metropolitano |
| dc.identifier.repourl.none.fl_str_mv |
repourl:https://repositorio.itm.edu.co/ |
| url |
http://hdl.handle.net/20.500.12622/6301 |
| identifier_str_mv |
instname:Instituto Tecnológico Metropolitano reponame:Repositorio Institucional Instituto Tecnológico Metropolitano repourl:https://repositorio.itm.edu.co/ |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| dc.rights.local.spa.fl_str_mv |
Acceso abierto |
| dc.rights.creativecommons.*.fl_str_mv |
Attribution-NonCommercial-NoDerivatives 4.0 International |
| rights_invalid_str_mv |
Acceso abierto Attribution-NonCommercial-NoDerivatives 4.0 International http://purl.org/coar/access_right/c_abf2 |
| dc.format.mimetype.none.fl_str_mv |
application/pdf |
| dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingenierías |
| dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica |
| dc.publisher.grantor.spa.fl_str_mv |
Instituto Tecnológico Metropolitano |
| institution |
Instituto Tecnológico Metropolitano |
| bitstream.url.fl_str_mv |
https://dspace-itm.metabuscador.org/bitstreams/01a286d8-a35f-4400-9f4c-5986fb6b82a3/download https://dspace-itm.metabuscador.org/bitstreams/4a09b84a-bca2-4627-a005-e6cf36a52319/download https://dspace-itm.metabuscador.org/bitstreams/3f1d8ed7-9f92-4439-983c-44cd815f0c05/download https://dspace-itm.metabuscador.org/bitstreams/3cf9e671-f72e-4f43-b835-3b2e5c3c876d/download https://dspace-itm.metabuscador.org/bitstreams/49e5d568-8b08-48b2-b93f-616cb935a933/download https://dspace-itm.metabuscador.org/bitstreams/476692a7-9f24-46fc-b86b-ac3daad29d0b/download https://dspace-itm.metabuscador.org/bitstreams/b37e9264-c177-4e46-94de-fc9cd070ce9b/download |
| bitstream.checksum.fl_str_mv |
27c3837ade07d49fb9d2ed1799c3eba1 9baa30ed5e80f584d59a296298686de0 7734e4171dd7ba1c98e697a13b9e06eb 2a35857f2c44f1eb62327b24588d0b5a a8f8f28a7e9e066ccf768aea05552a7b 6dd2639e0344d26ef2bc13db924c969e ab64d721734d2f5cd44aefa4cbc4dc44 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio Instituto Tecnológico Metropolitano de Medellín |
| repository.mail.fl_str_mv |
bdigital@metabiblioteca.com |
| _version_ |
1837096891364409344 |
| spelling |
Castaño Londoño, Luis FernandoMarzán Arcila, Mauricio2024-01-16T15:38:36Z2024-01-16T15:38:36Z2018http://hdl.handle.net/20.500.12622/6301instname:Instituto Tecnológico Metropolitanoreponame:Repositorio Institucional Instituto Tecnológico Metropolitanorepourl:https://repositorio.itm.edu.co/Una de las herramientas utilizadas para el desarrollo de sistemas basados en FPGA es el Vivado HLS, con la cual se realiza parte del diseño con un lenguaje de alto nivel. En este trabajo se implementa un programa que permite realizar la FFT en Vivado HLS. Para esto se realiza un código en C++ para obtener como resultado la FFT de una señal de entrada. Se realizan simulaciones con diferentes señales para verificar que se logra la identificación de cada una de las frecuencias incluidas en ella. Al momento de la generación del Bitstream no se puede completar la implementación hardware debido a un error en uno de los módulos. Un aspecto de mejora para trabajo futuro es la corrección de este inconveniente para completar la implementación. Vivado HLS resulta ser una gran herramienta a la hora de programar un FPGA ya que evita utilizar el lenguaje de descripción de hardware el cual puede tardar mucho tiempo su implementación.One of the tools used for the development of FPGA-based systems is the Vivado HLS, with which part of the design is performed with a high-level language. In this work a program is implemented to perform the FFT in Vivado HLS. For this purpose, a C++ code is developed to obtain the FFT of an input signal as a result. Simulations are performed with different signals to verify that the identification of each of the frequencies included in it is achieved. At the moment of the Bitstream generation, the hardware implementation cannot be completed due to an error in one of the modules. An aspect of improvement for future work is the correction of this inconvenience to complete the implementation. Vivado HLS turns out to be a great tool when programming an FPGA since it avoids using the hardware description language which can take a long time to implement.Ingeniero Electrónicopregradoapplication/pdfspaFPGA, FFT, Vivado HLS, ZedBoard, C/C++FPGA, FFT, Vivado HLS, ZedBoard, C/C++Sistema de transmisión, procesamiento de señales, señal de frecuencia, respuesta de frecuenciaEvaluación de un modelo para la implementación de la FFT sobre FPGA utilizando una herramienta de síntesis de alto nivelEvaluation of a model for FFT implementation on FPGA using a high-level synthesis toolFacultad de IngenieríasIngeniería ElectrónicaInstituto Tecnológico MetropolitanoAcceso abiertoAttribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://purl.org/coar/access_right/c_abf2Trabajo de grado de pregradohttp://purl.org/coar/resource_type/c_7a1finfo:eu-repo/semantics/bachelorThesisPublicationORIGINALMauricio_MarzánArcila_2018.pdfMauricio_MarzánArcila_2018.pdfTrabajo de gradoapplication/pdf1236306https://dspace-itm.metabuscador.org/bitstreams/01a286d8-a35f-4400-9f4c-5986fb6b82a3/download27c3837ade07d49fb9d2ed1799c3eba1MD51trueAnonymousREADCarta autorización de divulgación_Marzán 2018.pdfCarta autorización de divulgación_Marzán 2018.pdfCarta de autorizaciónapplication/pdf332422https://dspace-itm.metabuscador.org/bitstreams/4a09b84a-bca2-4627-a005-e6cf36a52319/download9baa30ed5e80f584d59a296298686de0MD52falseAnonymousREAD2050-12-31LICENSElicense.txtlicense.txttext/plain; charset=utf-81406https://dspace-itm.metabuscador.org/bitstreams/3f1d8ed7-9f92-4439-983c-44cd815f0c05/download7734e4171dd7ba1c98e697a13b9e06ebMD53falseAnonymousREADTHUMBNAILMauricio_MarzánArcila_2018.pdf.jpgMauricio_MarzánArcila_2018.pdf.jpgGenerated Thumbnailimage/jpeg5877https://dspace-itm.metabuscador.org/bitstreams/3cf9e671-f72e-4f43-b835-3b2e5c3c876d/download2a35857f2c44f1eb62327b24588d0b5aMD54falseAnonymousREADCarta autorización de divulgación_Marzán 2018.pdf.jpgCarta autorización de divulgación_Marzán 2018.pdf.jpgGenerated Thumbnailimage/jpeg7324https://dspace-itm.metabuscador.org/bitstreams/49e5d568-8b08-48b2-b93f-616cb935a933/downloada8f8f28a7e9e066ccf768aea05552a7bMD55falseAnonymousREADTEXTMauricio_MarzánArcila_2018.pdf.txtMauricio_MarzánArcila_2018.pdf.txtExtracted texttext/plain20427https://dspace-itm.metabuscador.org/bitstreams/476692a7-9f24-46fc-b86b-ac3daad29d0b/download6dd2639e0344d26ef2bc13db924c969eMD56falseAnonymousREADCarta autorización de divulgación_Marzán 2018.pdf.txtCarta autorización de divulgación_Marzán 2018.pdf.txtExtracted texttext/plain4559https://dspace-itm.metabuscador.org/bitstreams/b37e9264-c177-4e46-94de-fc9cd070ce9b/downloadab64d721734d2f5cd44aefa4cbc4dc44MD57falseAnonymousREAD2050-12-3120.500.12622/6301oai:dspace-itm.metabuscador.org:20.500.12622/63012025-06-24 09:24:17.95open.accesshttps://dspace-itm.metabuscador.orgRepositorio Instituto Tecnológico Metropolitano de Medellínbdigital@metabiblioteca.comRWwgSW5zdGl0dXRvIFRlY25vbMOzZ2ljbyBNZXRyb3BvbGl0YW5vIChJVE0pLCBkaWZ1bmRlIG1lZGlhbnRlIHN1IFJlcG9zaXRvcmlvIEluc3RpdHVjaW9uYWwgbG9zIHRyYWJham9zIGRlIGludmVzdGlnYWNpw7NuIHByb2R1Y2lkb3MgcG9yIGxvcyBtaWVtYnJvcyBkZWwgSW5zdGl0dXRvLiBFbCBjb250ZW5pZG8gZGUgbG9zIGRvY3VtZW50b3MgZGlnaXRhbGVzIGVzIGRlIGFjY2VzbyBhYmllcnRvIHBhcmEgdG9kYSBwZXJzb25hIGludGVyZXNhZGEuCgpTZSBhY2xhcmEgcXVlIGVsIElUTSBubyB0aWVuZSBsb3MgZGVyZWNob3MgZGUgcHJvcGllZGFkIGludGVsZWN0dWFsLiBMb3MgZGVyZWNob3MgZGUgYXV0b3Igc2UgZW5jdWVudHJhbiBwcm90ZWdpZG9zIHBvciBsYSBsZWdpc2xhY2nDs24gY29sb21iaWEgZW4gbG9zIHTDqXJtaW5vcyBlc3RhYmxlY2lkb3MgZW4gbGEgTGV5IDIzIGRlIDE5ODIsIExleSA0NCBkZSAxOTkzLCBEZWNpc2nDs24gYW5kaW5hIDM1MSBkZSAxOTkzLCBEZWNyZXRvIDQ2MCBkZSAxOTk1IHkgZGVtw6FzIG5vcm1hcyBnZW5lcmFsZXMgc29icmUgbGEgbWF0ZXJpYSwgIHV0aWxpY2UgeSB1c2UgbGEgb2JyYSBvYmpldG8gZGUgbGEgcHJlc2VudGUgYXV0b3JpemFjacOzbi4gU2luIGVtYmFyZ28sIGxvcyBkZXJlY2hvcyBtb3JhbGVzIGRlbCBhdXRvcihlcykgc29uIGFmZWN0YWRvcyBwb3IgbGEgcHJlc2VudGUgbGljZW5jaWEgZGUgdXNvLgoKU2UgYWNlcHRhIGxhIGRpZnVzacOzbiBww7pibGljYSBkZSBsYSBvYnJhLCBzdSBjb3BpYSB5IGRpc3RyaWJ1Y2nDs24gc2llbXByZSBxdWUgc2UgY3VtcGxhIGNvbiBsYXMgc2lndWllbnRlcyBjb25kaWNpb25lczoKCuKAoiAgICAgICBFbCBuZWNlc2FyaW8gcmVjb25vY2ltaWVudG8gZGUgbGEgYXV0b3LDrWEgZGUgbGEgb2JyYSwgaWRlbnRpZmljYW5kbyBvcG9ydHVuYSB5IGNvcnJlY3RhbWVudGUgYSBsYSBwZXJzb25hIHF1ZSBwb3NlYSBkZXJlY2hvcyBkZSBhdXRvci4KCuKAoiAgICAgICBObyBlc3TDoSBwZXJtaXRpZG8gZWwgdXNvIGluZGViaWRvIGRlbCB0cmFiYWpvIGRlIGludmVzdGlnYWNpw7NuIGNvbiBmaW5lcyBkZSBsdWNybyBvIGN1YWxxdWllciB0aXBvIGRlIGFjdGl2aWRhZCBxdWUgcHJvZHV6Y2EgIGdhbmFuY2lhcyBhIGxhcyBwZXJzb25hcyBxdWUgbG8gZGlmdW5kZW4gc2luIGVsIGNvbnNlbnRpbWllbnRvIGRlbCBhdXRvcihlcykgbGVnYWwoZXMpLgoK4oCiICAgICAgIExvcyB0cmFiYWpvcyBxdWUgc2UgcHJvZHV6Y2FuIGEgcGFydGlyIGRlIGxhIG9icmEsIGRlYmUgcG9zZWVyIGxhIGNpdGFjacOzbiBwZXJ0aW5lbnRlIHRhbCBjb21vIGluZGljYW4gbGFzIE5vcm1hcyBBUEEuIENhc28gY29udHJhcmlvLCBzZSBpbmN1cnJpcsOhIGVuIGxhIGZpZ3VyYSBkZWwgcGxhZ2lvLgo= |